|
Post by basmasa on Nov 20, 2005 14:57:49 GMT -5
ÇáÓáÇã Úáíßã æÑÍãå Çááå æÈÑßÇÊå ÇÑÌæ ãä ÇáÇÚÖÇÁ
1-ÍßãÊ ÅãÇã 2-ÏÚÇÁ æÕÝì 3-ÈÓãå ÑÌÈ 4-ãíÑÝÊ ÓÇáã 5-æáÇÁ ãÓÚæÏ ÇáãÔÇÑßå Ýì ÇáãæÖæÚ ÇáÊÇáì ÊÇÑíÎ ÇáãÚÇáÌÇÊ Reply æÇáãÔÇÑßå Êßæä Ýì ÕæÑÉ
|
|
|
Post by basmasa on Nov 20, 2005 15:06:40 GMT -5
íæÌÏ ÇáÚÏíÏ ãä ÃÕÏÇÑÇÊ ÇáÇäÊá æãäåÇ ãÇíáì:- 1-the intel xeon processor:- æåÐÇ ÇáãÚÇáÌ íÊãíÒ È 1- ÚÑÖ äØÇÞ ÇáÐÇßÑÉ ÚÇáì ÌÏÇ 2-high memory capacity 3-band width ÚÑÖ ÇáäØÇÞ ááãÏÎáÇÊ æÇáãÎÑÌÇÊ ÚÇáì 4-1 m or 512 l2 Ãì íÍÊæì Úáì 1ã Ãæ 512 ãä ÇáãÓÊæì ÇáËÇäì ãä ÇáÐÇßÑÉ ÇáßÇÔ æÇáÑÓãÉ Ïì ÎÇÕÉ ÇáãÚÇáÌ xeon
|
|
|
Post by basmasa on Nov 20, 2005 15:11:46 GMT -5
2-the intel pentium micro processor:- 1 æåÐÇ ÇáãÚÇáÌ ãÒæÏ ÈØÇÞÉ ÞáíáÉ (low-power) 2 æíÊãíÒ ÈÇáÇÏÇÁ ÇáÚÇáì (high-performance) 3-the intel pentium ii processor:- 1.íÃÎÐ ØÇÞÉ ÃÞá ãä333:266 ãíÌÇ åÑÊÒ 2.ÊÃÎÐ 256ßíáæ ÈÇíÊ ãä ÇáãÓÊæì ÇáËÇäì ãä ÇáÐÇßÑÉ ÇáßÇÔ æáãÚÑÝÉ ÈÞíÉ ÇáãÚÇáÌÇÊ ÒæÑæÇ ÇáãæÞÚ www.intel.com
|
|
|
Post by hekmat on Dec 4, 2005 4:26:28 GMT -5
Çæá ãÚÇáÌ ØÑÍÊå ÔÑßÉ ÇäÊá ÓäÉ 1971 ßÇä ãÚÇáÌ 4004
æßÇä íÞæã ÈÇáÞáíá ãä ÇáÚãáÇÊ ÇáÍÓÇÈíÉ
Ýì ÚÇã 1972 ØÑÍÊ ÇäÊá ãÚÇáÌ 8008 æßÇä íÚãá ÈÓÑÚÉ 2 ãíÌÇ åÑÊÒ
ãä ÍíË Ýåãì Ãä Ãæá ÊÑßíÈ ÈäÇÆì ááãÚÇáÌ ÃØáÞ Úáíå ÇÓã vonneumann æãä ãßæäÇÊå
**æÍÏÉ ÇáÊÍßã control unit
æíÞæã ÈÌáÈ ÇáÃæÇãÑ ãä ÇáÐÇßÑÉ ÇáÃÓÇÓíÉ æÊÞæã ÈÊÍÏíÏ äæÚå
**ÇáãÓÌÜÜÜÜÜÜÜÜÜÜÜÜÜÜÜÜÜÜÜÜÜÜÜáÇÊ registers
æåì ÃÓÑÚ ÃäæÇÚ ÇáãÓÌáÂÊ Ýåì ÊÞæã ÈÊÎÒíä äÊÇÆÌ ÇáãÇáÌÉ æÇáÊÍßã Ýì ÇáãÚáæãÇÊ æãä ÃÔåÑ ÃäæÇÚ ÇáãÓÌáÇÊ ÚÏÇÏ ÇáÈÑäÇãÌ æãÓÌá ÇáÃãÑ
**æÍÏÉ ÇáÍÓÇÈ æÇáãäØÞ alu ÊÞæã ÈÇáÚãáíÇÊ ÇáÍÓÇÈíÉ æÇáÚãáíÇÊ ÇáãäØÞíÉ ÇáÎÇÕÉ ÈãÇ íÓãì ÇáÌÈÑ ÇáÈæáíÇäì
ãÇ åì ÇÇáÂÖÇÝÇÊ ÇáÂÎÑì ÇáÊì íÊãÊÚ ÈåÇ ÇáãÚÇáÌÇÊ ÇáÏÞíÞÉ ÇáÍÏíËÉ¿¿¿
|
|
|
Post by basmasa on Dec 4, 2005 4:47:56 GMT -5
ãä ãßæäÇÊ ÇáãÚÇáÌÇÊ ÇáÍÏíËÉ *æÍÏÉ ÇáÊäÝíÐ executhon unit æåì ÎÇÕÉ ÈÎáÈ æÇÍÖÇÑ æÊäÝíÐ ÇáÃãÑ æíÊã ÇáÊäÝíÐ Úáì 3 ãÑÇÍá .ÌáÈ æÇÍÖÇÑ ÇáÂãÑ . ÊÑÌãÉ ÇáÂãÑ . . ÊäÝíÐ ÇáÂãÑ
* ÌåÇÒ ÊæÞÚ ÇáÊÝÑÚbranch predictor æíÊÖãä 3 ÊÞäíÇÊ: 1. ÇáÊäÝíÐ ÇáÊÎãíäì 2. ÊæÞÚ ÇáÊÝÑÚ 3. ÇáÊäÝíÐ ÈÛíÑ ÇáÊÑÊíÈ
* æÍÏÉ ãÚÇáÌÉ ÇáäÞØ ÇáÚÇÆãÉ unit floating point æåÐÉ ÇáæÍÏÉ ÎÇÕÉ ÈÚÇáÌÉ ÇáÃÑÞÇã ÐÇÊ ÇáÝÕáÉ ÇáÚÔÑíÉ æãÚÇáÌÉ ÇáæÓÇÆØ ÇáãÊÚÏÏÉ ægames
* ÇáãÓÊæì ÇáÃæá ãä ÇáÐÇßÑÉ ÇáãÎÈÃÉ level1 cache
* ÇáãÓÌÜÜÜÜÜÜÜÜÜáÇÊ registers æÊæÌÏ Úáì äÝÓ ÔÑíÍÉ ÇáãÇáÌ
* æÇÌåÉ ÇáäÇÞá æÇáäæÇÞá buses interface bus æíæÌÏ äæÚíä ãä ÇáäæÇÞá äæÇÞá ÏÇÎáíÉ æåì ÊäÞá ÇáÈíÇäÇÊ ãä æÇáì æÍÏÉ ÇáÍÓÇÈ æÇáãäØÞ äæÇÞá ÎÇÑÌíÉ æåì ÊÑÈØ ÊÈÇÏá ÇáÈíÇäÇÊ Èíä ÔÑíÍÉ ÇáãÚÇáÌ ÈÇáÂÌÒÇÁ ÇáÎÇÑÌíÉ
*ãÓÇÑ ÇáÈíÇäÇÊ data path æåæ ÌÒÁ ãä ãÍÊæíÇÊ æÍÏÉ ÇáÍÓÇÈ æÇáãäØÞ ÏÇÎá ÇáãÚÇáÉ Çáã ÑßÒíÉ
|
|
|
Post by hekmat on Dec 4, 2005 5:07:10 GMT -5
ÎØæÇÊ ÊäÝíÐ ÇáÂãÑ æáíßä ÇáÖÛØ Úáì ãÝÊÇÍ 2
*ÚäÏ ÇáÖÛØ Úáì ãÝÊÍ 2 íäÈå ÇáãÚÇáÌ æíÈáÛ æÍÏÉ ÌáÈ ÇáÂãÑ áßì ÊÓÃá ÐÇßÑÉ ÇáßãÈíæÊáÑ ÇáÃÓÇÓíÉ Úä åÐÇ ÇáÃãÑ ÈãÇ Ãäå áÇíæÌÏ Ôì Úäå Ýì ÇáÐÇßÑÉ ÇáãÎÈÃÉ æÎÇÕÉ Ýì ÇáÌÒÁ cache instruction
*íÃÊì ÇáÈíÇä ÇáÌÏíÏ ááÃãÑ Çáì ÇáãÚÇáÌ Úä ØÑíÞ ÇáäæÇÞá ãä ÇáÐÇßÑÉ ÇáÃÓÇÓíÉ Ëã íÎÒä Ýì ÇáÐÇßÑÉ ÇáãÎÈÃÉ æíÍÌÒ áå ãÓÇÍÉ Ýì ÇáÐÇßÑÉ x æÊÃÎÐ ÞíãÊå x=2
*æÍÏÉ ÌáÈ ÇáÃãÑ ÊÓÃá ÇáÌÒÁ ÇáÎÇÕ ÈÇáÃãÑ Ýì ÇáÐÇßÑÉ ÇáãÎÈÃÉ Úä äÓÎÉ ãä ÇáßæÏ æÇáÑÓÇáåÇ Çáì æÍÏÉ ÇáÊÑÌãÉ æÇáÊÔÝíÑ
*æÝì æÍÏÉ ÇáÊÑÌãÉ æÇáÊÔÝíÑ ÝÃä ÇáÂãÑ íÊÑÌã Çáì ÓáÓáÉ ãä ÇáÃßæÇÏ ÇáËäÇÆíÉ æÇáÐì íÑÓá Çáì æÍÏÉ ÇáÊÍßã æÇáì ÇáÌÒÁ ÇáÎÇÕ ÈÇáÈíÇäÇÊ ÏÇÎá ÇáÐÇßÑÉ ÇáãÎÈÃÉ æÊÎÈÑåã æÍÏÉ ÇáÊáÑÌãÉ ÈãÇ íÊã ÃÌÑÇÆå Úáì ÇáÂãÑ
*æÍÏÉ ÇáÊáÑÌãÉ Êßæä ÔßáÊ ÇáÑÞã 2 áßí íÎÒä Ýì ÇáÐÇßÑÉ ÇáãÎÈÃÉ Ýì ÌÒÆíÉ ÇáÈíÇäÇÊ æÈåÐÇ ÊäÌÒ æÍÏÉ ÊÇáÊÍßã ÇáÂãÑ x=2 æåÐÇ íÊÓÈÈ Ýì Ãä ÇáÑÞã 2 ÓæÝ íÑÓá Çáì ÚäæÇäå Ýì ÇáÐÇßÑÉ ÇáãÎÈÃÉ ÇáÐì íÓãì x Ýì ÇäÊÙÇÑ ÕÏæÑ ÇæÇãÑ ÃÎÑì
|
|